RANGKAIAN ARITMATIKA

RANGKAIAN ARITMATIKA

Diharapkan setelah mengikuti materi ini, mahasiswa dapat :

1. Mengenal dan memahami rangkaian pengolahan sinyal digital untuk operasi Aritmatika.

2. Memahami prosedur perancangan rangkaian aritmatika.

1. Dasar Teori

Perancangan sebuah rangkaian logika kombinasional umumnya diawali dengan penjelasan dan spesifikasi device dan diakhiri dengan implementasi logika yang sesuai. Berikut ini adalah langkah-langkah (prosedur) perancangan :

1. Memahami Device. Menggambarkan fungsi device kemudian menentukan spesifikasi input dan output, serta membuat diagram blok.

2. Menyatakan algoritma. Menentukan algoritma dan/atau manipulasi biner yang diperlukan untuk desain.

3. Membuat Tabel Kebenaran. Dari Algoritma yang digunakan, membuat tabel kebenaran yang menjelaskan hubungan I/O dengan lebih terperinci.

4. Menentukan fungsi output. Memetakan dan menyederhanakan informasi yang terdapat dalam tabel kebenaran untuk mendapatkan ekspresi logika output.

5. Membuat Diagram Logika. Menggunakan sebuah gate atau pendekatan modular untuk mengimplementasikan ekspresi logika yang diperoleh pada no 4.

6. Memeriksa Hasil. Memeriksa kembali rangkaian logika berdasarkan fungsi atau logikanya.

Full Adder

Keunggulan FULL-ADDER bila dibandingkan dengan HALF-ADDER adalah kemampuannya menampung dan menjumlahkan bit CARRY-in (Cin) yang berasal dari CARRY-out (Cout) dari tahapan sebelumnya. Oleh karenanya fungsi FULL ADDER itu sendiri adalah menjumlahkan ke-tiga bit input yaitu bit A, bit B dan Cin untuk menghasilkan dua bit output yaitu S dan Cout.

Dengan menginterprestasikan fungsi dan melihat format operasi rangkaian FULLADDER, tabel kebenaran dapat disusun untuk setiap kemungkinan kombinasi ketiga bit input. Diasumsikan input berasal dari sumber logika positif dan output berupa ACTIVE HIGH.

Langkah selanjutnya adalah membuat K-Map orde 2 dari tabel kebenaran tersebut. K-Map ini akan membantu merumuskan fungsi logika dari S dan Cout.

Gambar 1 Tabel kebenaran dan K-map dari FULL ADDER

Implementasikan rangkaian FULL-ADDER dibuat berdasarkan persamaan ekspresi logika di atas. Rangkaian ini dapat tersusun dari dua buah HALF-ADDER, seperti terlihat pada Gambar 2.

Gambar 2 Rangkaian FULL ADDER

Untuk penjumlahan dengan jumlah bit yang lebih banyak, dapat dilakukan dengan menambahkan rangkaian HALF ADDER, sesuai dengan jumlah bit input. Di pasaran, rangkaian FULL ADDER sudah ada yang berbentuk IC, seperti 74xx83 (4-bit FULL ADDER).

Half Substractor

Rangkaian HALF SUBSTRACTOR hampir sama dengan rangkaian HALF ADDER. D (Difference) ekivalen dengan S (SUM), dan B (BORROW) ekivalen dengan C (CARRY) pada HA. Yang membedakan HA dan HS adalah pada BORROW yang dihasilkan, seperti terlihat pada ekspresi logika berikut ini.

Adapun rangkaian logika dari HS ditunjukkan pada Gambar 3.

Gambar 3 Rangkaian HALF SUBSTRACTOR

Full Substractor

Perancangan FULL SUBSTARCTOR memiliki kemiripan dengan perncangan FULL ADDER, hanya saja pada FULL SUBSTRACTOR digunakan konsep 2’s Complement. Rangkaian ini mengolah tiga bit A sebagai subtrahend (pengurang), dan bit BORROWin (Bin). Output yang dihasilkan adalah bit D sebagai selisih antara A dan B, serta bit BORROWout (Bout). Bin merupakan bit injaman dari langkah sebelumnya, sedangkan Bout adalah bit pinjaman dari langkah selanjutnya, sebagaimana bila melakukan operasi aritmatika pengurangan biasa.

Berdasar tabel kebenaran dan K-Map yang terdapat pada Gambar 4, kita dapat merumuskan ekspresi Boolean untuk rangkaian FULL-SUBSTRACTOR, yaitu :